Research

• Nobutaka Kito and Naofumi Takagi, "Concurrent Error Detectable Carry Select Adder with Easy Testability," IEEE Transactions on Computers, vol. 68, no. 7, pp. 1105-1110, July 2019. (DOI: 10.1109/TC.2019.2895074)
• Nobutaka Kito, Kazushi Akimoto, and Naofumi Takagi, "Floating-Point Multiplier with Concurrent Error Detection Capability by Partial Duplication," IEICE Transactions on Information and Systems, vol. E100-D, no. 3, pp. 531-536, Mar. 2017.
• Nobutaka Kito and Naofumi Takagi, "Low-overhead Fault-secure Parallel Prefix Adder by Carry-bit Duplication," IEICE Transactions on Information and Systems, vol. E96-D, no. 9, pp. 1962-1970, Sep. 2013.
• Nobutaka Kito, Shinichi Fujii, and Naofumi Takagi, "A C-testable Multiple-block Carry Select Adder," IEICE Transactions on Information and Systems, vol. E95-D, no. 4, pp. 1084-1092, Apr. 2012.
• Nobutaka Kito, Kensuke Hanai, and Naofumi Takagi, "A C-testable 4-2 Adder Tree for an Easily Testable High-speed Multiplier," IEICE Transactions on Information and Systems, vol. E93-D, no. 10, pp. 2783-2791, Oct. 2010.
• 鬼頭信貴, 高木直史, "けた上げ保存加算器で構成された部分積加算部をもつ乗算器のテスト," 電子情報通信学会論文誌D, vol.J92-D, no.7, pp. 994-1002, Jul. 2009.
• 鬼頭信貴, 高木直史, "種々の部分積加算構造を持つテスト容易な乗算器の設計手法," 電子情報通信学会論文誌D, vol.J91-D, no.10, pp.2478-2486, Oct. 2008.

• Nobutaka Kito and Naofumi Takagi, "Level-Testability of Multi-Operand Adders," Proc. the 17th Asian Test Symposium, pp.257-260, Nov. 2008.

• 鬼頭信貴, "テスト容易でオンライン誤り検出可能な桁上げ選択加算器,"電子情報通信学会技術研究報告, vol. 115, no. 339, DC2015-68, pp. 225-230, 2015年12月.
• 鬼頭信貴, 秋元一志, 高木直史, "部分二重化を用いたオンライン誤り検出可能な浮動小数点乗算器の設計と評価," 電子情報通信学会技術研究報告, vol. 114, no. 507, DC2014-107, pp. 125-130, 2015年3月.
• 鬼頭信貴, 秋元一志, 高木直史, "部分二重化を用いた微小誤りを許容するオンライン誤り検出可能な浮動小数点乗算器," 電子情報通信学会技術研究報告, vol. 114, no. 99, DC2014-15, pp. 33-38, 2014年6月.
• 山口大樹, 鬼頭信貴, 高木直史, "剰余検査によるオンライン誤り検出可能な浮動小数点乗算器," DAシンポジウム2013 論文集, 2B-3, pp. 39-42, 2013年8月.
• 秋元一志, 鬼頭信貴, 高木直史, "部分二重化を用いたオンライン誤り検出可能な乗算器," 電子情報通信学会技術研究報告, vol. 112, no. 482, DC2012-105, pp. 283-287, 2013年3月.
• 秋元君がIEICE CPSY研究会 2012年度「研究会優秀若手講演賞」受賞
• 三苫晃弘, 鬼頭信貴, 高木直史, "桁上げビットの二重化によるセルフチェッキング桁上げ先見加算器," 電子情報通信学会技術研究報告, vol. 112, no. 482, DC2012-104, pp. 277-282, 2013年3月.
• 鬼頭信貴, 高木直史, "桁上げ生成二重化によるフォールトセキュアな並列プレフィックス加算器の構成法," 電子情報通信学会技術研究報告, vol. 112, no. 321, DC2012-72, pp. 273-278, 2012年11月.
• 鬼頭信貴, 鈴木秀俊, 高木直史, "乗算器の種々の部分積加算部の順序故障テスト," 電子情報通信学会 2009年総合大会 D-10-10, 2009年3月.
• 鬼頭信貴, 高木直史, "要求性能を考慮したテスト容易な乗算器の自動合成,"第59回FTC研究会, 2008年7月.
• 鬼頭信貴, 高木直史, "全加算器で構成したマルチオペランド加算器のテスト生成,"電子情報通信学会技術研究報告, vol. 108, no. 99, DC2008-14, pp.19-22, 2008年6月.
• 鬼頭信貴, 高木直史, "種々の部分積加算構造に対応したテスト容易な乗算器の設計手法,"電子情報通信学会技術研究報告, vol. 107, no. 338, DC2007-38, pp.7-12, 2007年11月.
• 鬼頭信貴, 高木直史, "Cテスト可能な乗算器の設計手法,"第57回FTC研究会, 2007年7月.
• 鬼頭信貴, 花井健輔, 高木直史, "4-2加算木を用いたテスト容易な乗算器,"電子情報通信学会技術研究報告, vol. 106, no. 549, VLD2006-140, pp. 1-6, 2007年3月.
• 鬼頭信貴, 花井健輔, 高木直史, "4-2加算器を用いた乗算器のためのテスト容易化設計,"第56回FTC研究会, 2007年1月.

近年，低消費電力の集積回路の開発に大きな関心が集まっています。 超伝導単一磁束量子(SFQ)回路は 半導体回路より少ない消費電力で高速計算を実現できると期待されています。 これまでにマイクロプロセッサなどの回路の試作に成功しています。

このSFQ回路は、半導体技術のロードマップを策定している ITRS(International Technology Roadmap for Semiconductors)の 2003年版のレポートで半導体代替ロジックデバイスとして現在のところもっとも有望であると 報告されています。

これまでのSFQ回路についての研究はデバイスレベルの側面が中心でした。 SFQ回路には、パルス論理を用いる(各論理ゲートにクロック入力が存在する)など半導体回路とは異なる性質があるのですが、 このようなSFQ回路の性質に合った設計自動化手法についての研究は多くはありませんでした。 そこで、SFQ回路の大規模化を見据えて、SFQ回路の特性に合った回路設計自動化の研究を行っています。 主に、自動配置配線、故障診断を対象としています。

• Nobutaka Kito, Takahiro Kawaguchi, Kazuyoshi Takagi, and Naofumi Takagi, "Technology Mapping With Clockless Gates for Logic Stage Reduction of RSFQ Logic Circuits," IEEE Transactions on Applied Superconductivity, vol. 33, no. 5, Article# 1302105, Aug. 2023. (DOI: 10.1109/TASC.2023.3245049)
• Moeka Tsuji and Nobutaka Kito, "Accuracy Improvement of Polynomial Computing RSFQ Circuits Based on Stochastic Computing by Partial Duplication," Journal of Physics: Conference Series, vol. 2545, Article# 012023, July 2023. (DOI: 10.1088/1742-6596/2545/1/012023)
• Note: proceedings of the 35th International Symposium on Superconductivity (ISS2022).
• Koki Wada and Nobutaka Kito, "Compact Stochastic Computing Circuits Using the Latching Function of RSFQ Circuits for Computing Polynomials," Journal of Physics: Conference Series, vol. 2323, Article# 012032, Aug. 2022. (DOI: 10.1088/1742-6596/2323/1/012032)
• Note: proceedings of the 34th International Symposium on Superconductivity (ISS2021).
• Nobutaka Kito, Kazuyoshi Takagi, and Naofumi Takagi, "Logic-depth-aware technology mapping method for RSFQ logic circuits with special RSFQ gates," IEEE Transactions on Applied Superconductivity, vol. 32, no. 4, Article# 1300105, June 2022. (DOI: 10.1109/TASC.2021.3129719)
• Nobutaka Kito and Kazuyoshi Takagi, "An RSFQ Flexible-Precision Multiplier Utilizing Bit-Level Processing," Journal of Physics: Conference Series, vol. 1975, Article# 012025, Jul. 2021. (DOI: 10.1088/1742-6596/1975/1/012025)
• Shogo Nakamura, Kazuyoshi Takagi, Nobutaka Kito, Naofumi Takagi, "A Timing Fault Model and an Efficient Timing Fault Simulation Method for Rapid Single-Flux-Quantum Logic Circuits," Journal of Physics: Conference Series, vol. 1975, Article# 012026, Jul. 2021. (DOI: 10.1088/1742-6596/1975/1/012026)
• Note: proceedings of the 33rd International Symposium on Superconductivity (ISS2020).
• Nobutaka Kito, Kazuyoshi Takagi, and Naofumi Takagi, "Conversion Method of Netlists Consisting of Conventional Logic Gates to RSFQ Logic Circuits Utilizing Special RSFQ Gates," IEEE Transactions on Applied Superconductivity, vol. 30, no. 7, Article# 1302306, Oct. 2020. (DOI: 10.1109/TASC.2020.3012474)
• Nobutaka Kito, Shohei Udatsu, and Kazuyoshi Takagi, "Logic Simulation Tool for RSFQ Circuits Accepting Arrivals of Multiple Pulses in a Clock Period," Journal of Physics: Conference Series, vol. 1590, Article# 012041, Jul. 2020. (DOI: 10.1088/1742-6596/1590/1/012041)
• Note: proceedings of the 32nd International Symposium on Superconductivity (ISS2019).
• Nobutaka Kito, Kazuyoshi Takagi, and Naofumi Takagi, "Conversion of Logic Gates in Netlists for Rapid Single Flux Quantum Circuits Utilizing Confluence of Pulses," IPSJ Transactions on System LSI Design Methodology, vol. 12, pp. 78-80, Aug. 2019. (DOI: 10.2197/ipsjtsldm.12.78)
• Nobutaka Kito, Ryota Odaka, and Kazuyoshi Takagi, "Rapid Single-Flux-Quantum Truncated Multiplier Based on Bit-Level Processing," IEICE Transactions on Electronics, vol. E102-C, no. 7, pp. 607-611, July 2019. (DOI: 10.1587/transele.2018ECS6014)
• Nobutaka Kito, Kazuyoshi Takagi, and Naofumi Takagi, "A Fast Wire-Routing Method and an Automatic Layout Tool for RSFQ Digital Circuits Considering Wire-Length Matching," IEEE Transactions on Applied Superconductivity, vol. 28, no. 4, Article# 1300105, June 2018. (DOI: 10.1109/TASC.2018.2793203)
• Nobutaka Kito, Kazuyoshi Takagi, and Naofumi Takagi, "Automatic Wire-Routing of SFQ Digital Circuits Considering Wire-Length Matching," IEEE Transactions on Applied Superconductivity, vol. 26, no. 3, Article# 1300305, Apr. 2016. (DOI: 10.1109/TASC.2016.2521798)
• Nobutaka Kito, Kazuyoshi Takagi, and Naofumi Takagi, "Conversion of a CMOS Logic Circuit Design to an RSFQ Design Considering Latching Function of RSFQ Logic Gates," IEEE Transactions on Applied Superconductivity, vol. 25, no. 3, Article# 1300905, June 2015. (DOI: 10.1109/TASC.2014.2378593)
• Kazuyoshi Takagi, Nobutaka Kito, and Naofumi Takagi, "Circuit Description and Design Flow of Superconducting SFQ Logic Circuits," IEICE Transactions on Electronics, vol. E97-C, no. 3, pp. 149-156, Mar. 2014.
• Invited paper. (open access)

• Nobutaka Kito, "Automatic Cell Placement for Josephson Transmission Lines in Cell-Based Layout Design Environment for RSFQ Circuits," 36th International Symposium on Superconductivity (ISS2023), ED8-3 (Oral), Wellington, New Zealand, Nov. 2023.
• Moeka Tsuji and Nobutaka Kito, "Accuracy Improvement of Polynomial Computing RSFQ Circuits Based on Stochastic Computing by Partial Duplication," 35th International Symposium on Superconductivity (ISS2022), ED7-6 (Oral), Aichi, Dec. 2022.
• Nobutaka Kito, Takahiro Kawaguchi, Kazuyoshi Takagi, and Naofumi Takagi, "Technology Mapping with Clockless Gates for Logic Stage Reduction of RSFQ Logic Circuits," 2022 Applied Superconductivity Conference (ASC2022), 4EPo1B (Poster), Hawaii, Oct. 2022.
• Koki Wada and Nobutaka Kito, "Compact Stochastic Computing Circuits Using the Latching Function of RSFQ Circuits for Computing Polynomials," 34th International Symposium on Superconductivity (ISS2021), ED1-2 (Oral), web-based, Nov. 2021.
• Hiroki Watanabe, Kazuyoshi Takagi, and Nobutaka Kito, "Timing Fault Simulation of Single-Flux-Quantum Logic Circuits for Fault Diagnosis," 34th International Symposium on Superconductivity (ISS2021), ED1-4 (Oral), web-based, Nov. 2021.
• Nobutaka Kito, Kazuyoshi Takagi, and Naofumi Takagi, "Logic-depth-aware technology mapping method for RSFQ logic circuits with special RSFQ gates," 15th European Conference on Applied Superconductivity (EUCAS2021), 86, online (Moscow, Russia), Sep. 2021.
• Nobutaka Kito and Kazuyoshi Takagi, "An RSFQ Flexible-Precision Multiplier Utilizing Bit-Level Processing," 33rd International Symposium on Superconductivity (ISS2020), ED3-2 (Oral), Tsukuba and virtual, Japan, Dec. 2020.
• Shogo Nakamura, Kazuyoshi Takagi, Nobutaka Kito, and Naofumi Takagi, "Efficient Timing Fault Simulation of Rapid Single-Flux-Quantum Logic Circuits Considering the Pipelined Behavior," 33rd International Symposium on Superconductivity (ISS2020), ED3-6 (Oral), Tsukuba and virtual, Japan, Dec. 2020.
• Nobutaka Kito, Shohei Udatsu, and Kazuyoshi Takagi, "Logic Simulation Tool for RSFQ Circuits Accepting Arrivals of Multiple Pulses in a Clock Period," 32nd International Symposium on Superconductivity (ISS2019), ED4-5 (Oral), Kyoto, Japan, Dec. 2019.
• Nobutaka Kito, Takuya Kumagai, and Kazuyoshi Takagi, "Rapid Single-Flux-Quantum Matrix Multiplication Circuit Utilizing Bit-Level Processing," Proc. 22nd Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2019), R2-4, pp. 99-103, Tainan, Taiwan, Oct. 2019.
• Kazuyoshi Takagi, Mikihiro Ono, Nobutaka Kito, and Naofumi Takagi, "Test Pattern Generation for Timing Faults in Rapid Single-Flux-Quantum Circuits," Proc. 22nd Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2019), R3-16, pp. 239-243, Tainan, Taiwan, Oct. 2019.
• Nobutaka Kito, Kazuyoshi Takagi, and Naofumi Takagi, "Conversion Method of Netlists Consisting of Conventional Logic Gates to RSFQ Logic Circuits Using the Characteristics of Pulse Logic," Proc. 17th International Superconductive Electronics Conference (ISEC 2019), 2-PS-P-11, Riverside California, July 2019.
• Nobutaka Kito, Yurie Koketsu, and Kazuyoshi Takagi, "Designs of Component Circuits for Stochastic Computing Using Rapid Single Flux Quantum Circuits," Proc. 21st Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI2018), R1-9, Matsue, Japan, Mar. 2018.
• Nobutaka Kito, Kazuyoshi Takagi, and Naofumi Takagi, "A fast wire-routing method and an automatic layout tool for RSFQ digital circuits considering wire-length matching," 13th European Conference on Applied Superconductivity (EUCAS2017), 1EP1-03, Geneva, Switzerland, Sep. 2017.
• Nobutaka Kito, Kazuyoshi Takagi, and Naofumi Takagi, "Fast Length-Matching Routing for Rapid Single Flux Quantum Circuits," Proc. 20th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI2016), R2-11, pp. 135-140, Kyoto, Japan, Oct. 2016.
• Nobutaka Kito, Kazuyoshi Takagi, and Naofumi Takagi, "Automatic wire-routing of SFQ digital circuits considering wire-length matching," 12th European Conference on Applied Superconductivity (EUCAS2015), 2M-E-O1.3, Lyon, France, Sep. 2015.
• Nobutaka Kito, Kazuyoshi Takagi, and Naofumi Takagi, "Conversion of a CMOS logic circuit design to an RSFQ design considering latching function of RSFQ logic gates," 2014 Applied Superconductivity Conference (ASC2014), 2EPo2D-06, Charlotte, USA, Aug. 2014.
• Nobutaka Kito, Kazuyoshi Takagi, and Naofumi Takagi, "Retiming of Single Flux Quantum Logic Circuits for Flip-Flop Reduction," Proc. 18th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI2013), R4-3, pp. 220-225, Sapporo, Japan, Oct. 22, 2013.
• Nobutaka Kito, Kazuyoshi Takagi, and Naofumi Takagi, "Timing-Aware Description Methods and Gate-Level Simulation of Single Flux Quantum Logic Circuits," Proc. 17th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI2012), R3-5, pp. 319-324, Oita, Japan, Mar. 9, 2012. [pdf]

• Naofumi Takagi, Kazuyoshi Takagi, and Nobutaka Kito, "Development of CAD Tools for SFQ Logic Circuits and Design of Data-path Circuits for SFQ Bit-slice Processors," 10th Superconducting SFQ VLSI Workshop (SSV 2017), O-4, Nagoya, Japan, Feb. 20, 2017.(査読なし)
• Nobutaka Kito, Gentoku Matsumoto, Kazuyoshi Takagi, and Naofumi Takagi, "Extension of a Logic Simulation System for Simulation-Based Verification of RSFQ Logic Circuits," 9th Superconducting SFQ VLSI Workshop (SSV 2016), P-4, Yokohama, Japan, Aug. 3, 2016.(査読なし)
• Nobutaka Kito, Kazuyoshi Takagi, and Naofumi Takagi, "Automatic Detailed Layout Method for SFQ Circuit Blocks," Superconducting SFQ VLSI Workshop for Young Scientists (SSV 2014-YS), O-7, Nagoya, Japan, Mar. 5, 2014.(査読なし)
• Nobutaka Kito, Kazuyoshi Takagi, and Naofumi Takagi, "Retiming of SFQ Logic Circuits for Reduction of Flip-flops," Superconducting SFQ VLSI Workshop (SSV 2013), O-1, Tsukuba, Japan, Nov. 21, 2013.(査読なし)
• Nobutaka Kito, Kazuyoshi Takagi, and Naofumi Takagi, "Timing-Aware Description Methods and Gate-Level Simulation of SFQ Logic Circuits," Superconducting SFQ VLSI Workshop (SSV 2011), Kyoto, Japan, Nov. 1, 2011.(査読なし)

• 鬼頭信貴, "セルベースRSFQ論理回路設計における配線経路のJTL配線セルによる実現の自動化," 2023年電子情報通信ソサイエティ大会 C-8-8, 2023年9月.
• 辻萌佳, 鬼頭信貴, "部分多重化によるStochastic Computingに基づく 多項式演算 RSFQ 回路の精度向上," 2022年電子情報通信ソサイエティ大会 C-8-5, 2022年9月.
• 和田航輝, 鬼頭信貴, "RSFQ回路のラッチ機能を活用したコンパクトな多項式計算Stochastic Computing回路の設計手法," 2021年電子情報通信ソサイエティ大会 C-8-13, 2021年9月.
• 鬼頭信貴, "RSFQ Stochastic Computing 回路のための再収斂経路を考慮した演算スケジューリング手法," 電子情報通信学会 2021年総合大会, C-8-2, 2021年3月.
• 鬼頭信貴, 高木一義, "ビットレベル処理を用いたRSFQ可変精度行列乗算器の検討," 電子情報通信学会 2020年総合大会 C-8-6, 2020年3月(開催中止).
• 宇田津祥平, 鬼頭信貴, "クロック周期内での複数パルス出現を考慮したRSFQ回路シミュレーション," 2019年電子情報通信ソサイエティ大会 C-8-6, 2019年9月.
• 鬼頭信貴, 高木一義, 高木直史, "パルス論理の性質を活用した論理ゲートネットリストのRSFQディジタル回路向け変換," 2018年電子情報通信ソサイエティ大会 C-8-1, 2018年9月.
• 鬼頭信貴, 高木一義, 高木直史, "配線長マッチングを考慮した自動配置によるRSFQ回路のレイアウト面積削減," 電子情報通信学会 2017年総合大会 C-8-1, 2017年3月.
• 鬼頭信貴, 高木一義, 高木直史, "SFQディジタル回路のための配線長マッチングを考慮した高速配線法," 電子情報通信学会 2016年電子情報通信ソサイエティ大会 C-8-2, 2016年9月.
• 鬼頭信貴, 中島悠, 高木一義, 高木直史, "PTL配線長マッチングを考慮したSFQ回路レイアウトにおける配線面積の評価," 電子情報通信学会 2016年総合大会 C-8-5, 2016年3月.
• 大桃由紀雄, 成瀬遥平, 鬼頭信貴, 高木直史, 高木一義, "SFQ回路を用いたビットスライス浮動小数点加算器," 電子情報通信学会技術研究報告(信学技報), vol. 112, no. 138, SCE2012-11, pp. 13-17, 2012年7月.
• 成瀬遥平, 鬼頭信貴, 高木直史, "SFQ回路を用いた2ビット・ビットスライス半精度浮動小数点乗算器の設計," 電子情報通信学会技術研究報告(信学技報), vol. 112, no. 138, SCE2012-12, pp. 19-23, 2012年7月.
• 成瀬遥平, 鬼頭信貴, 高木一義, 高木直史. "SFQ回路におけるJTLとPTL混合配線のための回路分割手法," 電子情報通信学会 2012年総合大会 C-8-14, 2012年3月.
• 成瀬遥平, 鬼頭信貴, 高木直史, "SFQ回路を用いた高スループットなビットスライス乗算器," 電子情報通信学会技術研究報告(信学技報), vol. 111, no. 130, SCE2011-9, pp. 47-52, 2011年7月.
• 鬼頭信貴, 高木一義, 高木直史, "単一磁束量子論理回路のためのタイミング故障のモデル化とテスト手法の検討," 電子情報通信学会技術研究報告(信学技報), vol. 110, no. 474, DC2010-73, pp. 51-56, 2011年3月.
• 鬼頭信貴, 高木一義, 高木直史, "SFQ論理回路のタイミング明示化表現法と論理シミュレーション," 電子情報通信学会 2011年総合大会 C-8-16, 2011年3月(開催中止).
• 鬼頭信貴, 田中雅光, 高木一義, 高木直史. "単一磁束量子論理回路のための故障モデルとテストパターン生成手法の検討," 電子情報通信学会技術研究報告, SCE2010-19, pp. 31-35, 2010年7月.
• 鬼頭信貴, 高木一義, 高木直史, "SFQ回路のための配線面積を考慮したセルベース自動配置配線手法," 電子情報通信学会 2006年総合大会 C-8-9, 2006年3月.

• 単一磁束量子集積回路のための配線面積を考慮したセルベース自動配置配線手法, 修士論文, 2006.

ディジタル回路を用いたさまざまなシステムの設計についても研究しています。

• Nobutaka Kito, Moeka Tsuji, and Kyouka Tomioka, "Hardware/Software Co-Design of a Monte-Carlo Tree Search based Reversi Player," Proc. 23rd Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI2021), R3-7, pp. 156-161, online, Mar. 30, 2021.

学部4年のときの研究です。知的小型移動体AT(Attentive Townvehicle)というのは アルミの角材を使って組み立てられた、ひと1人が乗れる小型の移動体です。 AT は、搭乗者である人間や、自分を取り巻く環境に適応し、 個体間通信によって協調的に動作することを目指していました。 学部4年の時に在籍していた長尾研究室で、 現在も開発が進められています。

私の研究の目標は、ATが周囲の状況を認識することにより人間とAT、 ATと周囲の環境、そして複数台のAT間でインタラクションを引き起こし、 現在の車のような移動体とは違った、 新しい安全で知的な移動手段を(情報工学の視点から)提示するという部分にありました。

一年ではなかなかできることが限られ、 その目標までは行っていないように思いますが、 ATの周囲にある対象物の認識が実際に可能であるということを示すことができました。 詳しい内容については 長尾研究室の私のページ を参照してください。

上の写真がATです。さまざまな形状のATがありますが、これは "Type A" と呼ばれていた 型のものです。私がいた1年の期間で5台のATを製作しましたが、 この型のものは2台製作したと思います。 アルミ角柱の穴あけなどのためにしばしば電動ドリルや リーマーを使ったり、やすりがけなどしました。かなり骨のおれる作業でした。 何人かで手分けして作業をしていたとはいえ(多いときで6-7人、少ないときで3人程度)、 製作と保守がとにかく大変でした。

東急ハンズの品揃えについて詳しくなれた気がします。

• 個人用知的移動体の状況認識とその応用に関する研究, 卒業論文, 2004. [ PDF ]
• 鬼頭信貴，長尾確. 個人用知的移動体における実世界対象の認識と関連情報の提示, 情報処理学会第66回全国大会, 2004. [ PDF ]
• 長尾確，山根隼人, 山本大介, 鬼頭信貴, 田中和也. Attentive Townvehicle: Communicating Personal Intelligent Vehicles. Proceeding of the Second Symposium on Intelligent Media Integration for Social Information Infrastructure 159-161 , 2003.